2011
1)verilog，讓你改錯，具體改什麼我忘了，可以看下一些if case什麼的典型結構，還有一些分頻器，數據處理的典型結構，也可能會給你一個module的描述，讓你判斷功能。
(2)腳本，一般perl，tcl都可以，我的經驗是隻要會用正則表達式，做匹配，處理文本就好了。
(3)時序分析題，給你一個觸發器電路，或者告訴你cell delay 和setup hold ，讓你算slack，或者給你slack讓你分析電路是否可以滿足時序要求，或者算 電路的最小週期，在我覺得這個你應該沒事有問題。
(4)會讓說一下後端的設計流程，包括每一步驟用什麼工具之類的。
(5)給你一個邏輯表達式，或者功能描述，讓你畫出晶體管級或者門級電路圖，這種題需要你做優化的，或者他會告訴你用不多於多少個晶體管什麼的。
(6)RC樹延遲問題，會給出R，C的值和驅動電平，求RC電路的延時，兩級RC電路的延時什麼的。
(7)版圖問題，讓你畫出一個比如與非門的layout。
具體的.題目數據我記不起來了，希望對你有所幫助，祝一切順利!
2010:
NVIDIA上海研發中心，PHYSICAL DESIGN ENGINEER這個職位筆試：
筆試分兩部分 第一部分爲技術測試，第二部分爲英語
第一部分 約10題(憑記憶寫吧)，時間30分鐘(根本來不及做)
1.簡單c代碼，寫輸出結果
延時問題，比如1000um爲50ps， 2000um延遲是多少，10個1000um串連是多少，中間
加上BUFFER又是多少?
樹延遲問題，給出R，C的值和驅動電平，求RC電路的延時，兩級RC電路的延時
4.畫CMOS反向器結構圖 標出個部分區域如N+,N-,Metal，Channel, Nwell，substrate,po
ly-silicon etc
5.畫與非門電路和layout，棍圖
6.兩個D觸發器和一級buffer組成同步電路給個若干時序數據比如 buffer延時，tsetup
thold，組合邏輯延時，時鐘SKEW。 算總延時，以及和時鐘頻率的關係，需要滿足的條件
(setup,hold)
7，兩個管子串聯，vdd接上管g，d和下管g ，下管s接地，上管s和下管d相連作輸出vout，
求vout
8.3個反相器串聯，給出最前面一個和最後面一個反相器P管和N管的寬長比，問中間的反向
器P管和N管的寬長比，使得整個電路延遲最小
9.兩個電容並聯，給出C值，一個電容給另外一個放電，問最終電容上的電壓。
第二部分，20分鐘
英文作文(200字)，你認爲從項目中學習知識重要還是從書本學習重要?
2007-8
1、提供一個stack，要求實現一個queue。
2、鏈表查找改錯
3、實現一個內存分配函數，要求返回的指針按64 byte對齊
4、Data producer每100 clock內隨機產生80 byte數據，data consumer每10 clock內前8 clock每clock消耗1 byte，後兩個clock不幹活，二者之間需要多大的buffer。
5、四個人晚上過橋，分別要1，2，5，10分鐘，只有一個手電，橋只能同時過兩個人，最少需要多久才能過橋?
6、幾個關於virtual關鍵字和RTTI的問題。
7、幾個關於STL的問題(很無聊，比如使用STL是否會降低performance之類)
今天8月15號，紀念一下
2007-9
1. 哪些format and resize的工具
2. registers of CPU, 按照16bits和32bits進行分類
3. 請說明inductor和ferrite bead之間的區別
4. caches有哪些種類
5. 請舉個hazards的例子
6. debug a memory failure
7. MOS and Assembly Language 編寫A B=Y
2006-10
19：00，開始筆試，一看題目，蒙了，大部分是模電的，竟然還有MOS管(俺本科沒學過)。最後估計就只答對了那道C的，和最後兩道OQ。怎一個鬱悶了得。。。
附nVIDIA廣州筆試題：
1、3個D鎖存器組成的反饋迴路，給了時鐘，畫出輸出波形。
2、3.3V，5V，12V三個輸入，都有輸入則輸出12V，否則。。。用晶體管搭。
3、連題都沒看明白，據AC說是結型場效應管求Vt
4、給輸入電壓波形，畫RC輸出波形
5、C，數組的2分搜索，判斷輸出值
6、什麼是Graphiy Card
7、什麼是ChipSet
還有2題忘了是啥了