奇碼筆試真題(一)
第一卷
一，填空
奇碼筆試1，集成電路的分類，按資料，工藝
奇碼筆試2，集成電阻的計算，以及其製造工藝
奇碼筆試3，Vtp，Vtn的正負判別，分別關於加強型和耗盡型
奇碼筆試4，CMOS電路功耗包括哪兩個局部，功耗設計主要思索的要素
二，填表
全定製，門陣列，FPGA各自單元模塊，連線的'性質
三，填圖
CMOS工藝流程填圖畫圖
四，問答
奇碼筆試1，CMOS單元負載較大的電容時，只要進步W，這樣會使W*L增加，相對前級又時一個大電容，如何處理這一矛盾?
奇碼筆試2，分離軟件談談全定製集成電路設計流程
奇碼筆試3，談談對Layout設計的見地
五，翻幅員或者畫幅員，選一
第二卷
奇碼筆試1，什麼時格雷碼?
奇碼筆試2，Nyquist採樣定例
奇碼筆試3，球一米高落下，每次探起一半，求路途和重力做功
奇碼筆試4，運算放大器1，…………2，有幾級，各級之間耦合方式有幾種，剖析各種的優劣。