一.填空
上的互連線按類型可分爲 _微帶線_和帶狀線
2引起串擾的兩個因素是_容性耦合和_感性耦合
的三要素：發射源 傳導途徑 敏感接收端
4.1OZ銅 的厚度是1.4 MIL
5.信號在PCB(Er爲4)帶狀線中的速度爲:6inch/ns
的表面處理方式有：噴錫，沉銀，沉金等
7.信號沿50歐姆阻抗線傳播.遇到一阻抗突變點.此處阻抗爲75歐姆.則在此處的信號反身係數爲_(0.2)
8.按IPC標準孔徑公差爲: +/-3mil NPTH孔徑公差爲：+/-2mil
9.1mm寬的互連線(1OZ銅厚)可以承載1 A電流
10.差分信號線佈線的基本原則：等距，等長
11.在高頻PCB設計中，信號走線成爲電路的一部分，在高於500MHz頻率的情況下，走線具有電阻、電容、電感特性。
12.最高的EMI頻率也稱爲EMI發射帶寬，它是信號上升時間而不是信號頻率的函數。(註釋：計算EMI發射帶寬公式爲 f=0.35/tr
式中 f-頻率(GHZ); tr-信號上升時間或下降時間(10%～90%的上升或下降區間的時間)ns).
13.大多數天線的長度等於某一特定頻率的λ/4或λ/2(λ爲波長)。因此在EMC規範中，不容許導線或走線在某一特定頻率的λ/20以下工作，因爲這會使它突然變成一根高效能的天線，電感和電容會造成諧振。
14.鐵氧體磁珠可以看作一個電感並聯一個電阻。在低頻時，電阻被電感短路，電流流向電感;在高頻時，電感的高感抗迫使電流流向電阻。在高頻時，使用鐵氧體磁珠代替電感器。
15.佈局佈線的`最佳準則是磁通量最小化。
二.判斷
上的互連線就是傳輸線. (x)
的介電常數越大.阻抗越大.(X)
3.降底PP介質的厚度可以減小串擾.(X )
4.信號線跨平面時阻抗會發生變化.(Y)
5.差分信號不需要參考迴路平面.(X)
6.迴流焊應用於插件零件.波峯焊應用於貼片零件.(X)
7.高頻信號的迴路是沿着源端與終端兩點距離最短路徑返回.(X)
2.0差分的阻抗是100歐姆.(X.印象中是90)
板材參數中TG的含義是分解溫度.(爲高耐熱性.)
10信號電流在高頻時會集中在導線的表面.(Y)
三選擇
1影響阻抗的因素有(A D)
A.線寬
B.線長
C.介電常數
厚度
E.綠油
2減小串擾的方法(BCDE)
A.增加PP厚度
B.3W原則(註釋：走線間距是走線寬度的2倍)
C.保持迴路完整性;
D.相鄰層走線正交
E.減小平行走線長度
3.哪些是PCB板材的基本參數(A C D)
A.介電常數
B.損耗因子
C.厚度'
D.耐熱性
E.吸水性
掃描顯示在125MHZ點頻率超標.則這一現象可能由下面哪個頻率引起的(B.A有點像，但倍頻與B差得太遠了
A.12.5MHZ
B.25MHZ
C.32MHZ
D.64MHZ
製作時不需要下面哪些文件(B D )
creen
mask
ermask
mbly
6.根據IPC標準.板翹應<
= (C)
A.0.5%
B.0.7%
C.0.8%
D.1%
7.哪些因素會影響到PCB的價格(A B C
d)
A.表面處理方式
B.最小線寬線距
8 的孔徑大小及數量
D.板層數
8.導網表時出現如下錯誤:ERROR:Canot find device file for'CN-MINPCI-126'
原因可能是(A)
A.封裝名有錯
B.封裝PIN與原理圖PIN對應有誤
C.庫裏缺少此封裝的PAD
D.零件庫裏沒有此封裝
四.術語解釋
微帶線(Microstrip)： 指得是隻有一邊具有參考平面的PCB走線。微帶線爲PCB提供了對RF的抑制作用，同時也可以容許比帶狀線更快的時鐘或邏輯信號。微帶線的缺點是PCB外部信號層會輻射RF能量進入環境中，除非此層上下具有金屬屏蔽。
帶狀線(Stripline)：帶狀線指兩邊都有參考平面的傳輸線。帶狀線可以較好的防止RF輻射，但只能用於較低的傳輸速度，因爲信號層介於兩個參考平面之間，兩個平面會存在電容耦合，導致高速信號的邊沿變化率降低。帶狀線的電容耦合效應在邊沿變化率快於1ns的情況下更爲顯著。
55原則：當時鍾頻率超過5MHz，或上升時間小於5ns，就必須使用多層板。
集膚效應：集膚效應指得是高頻電流在導體的表層集膚深度流動。電流不會並且也不能大量的在走線、導線或平面的中心流動，這些電流大部分在導體的表層流動，不同的物質具有不同的集膚深度值。
零歐姆電阻：零歐姆電阻器阻值並不是真的0歐姆，典型的值大約是0.05歐姆。零歐姆電阻實際上就是一個小的電感(一個零歐姆電感)，因此可以提供少量的串聯濾波效果。
走線長度的計算：微帶線-Lmax=9×tr.(Lmax-走線的最大長度cm，tr-信號的上升時間ns)。帶狀線-Lmax=7×tr.如果實際的走線比計算的最大走線長度Lmax要長，那麼需要使用終端設計，以防止發生反射。