以下筆試題是電子設計專業最常考的，大家要多加關注。
1基爾霍夫定理的內容是什麼？（仕蘭微電子）
基爾霍夫電流定律是一個電荷守恆定律,即在一個電路中流入一個節點的電荷與流出同一個節點的電荷相等.
基爾霍夫電壓定律是一個能量守恆定律,即在一個迴路中迴路電壓之和爲零.
2、平板電容公式(C=εS/4πkd)。（未知）
3、最基本的如三極管曲線特性。（未知）
4、描述反饋電路的概念，列舉他們的應用。（仕蘭微電子）
5、負反饋種類（電壓並聯反饋，電流串聯反饋，電壓串聯反饋和電流並聯反饋）；負反饋的優點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地擴展放大器的通頻帶，自動調節作用）（未知）
6、放大電路的頻率補償的目的是什麼，有哪些方法？（仕蘭微電子）
7、頻率響應，如：怎麼纔算是穩定的，如何改變頻響曲線的幾個方法。（未知）
8、給出一個查分運放，如何相位補償，並畫補償後的波特圖。（凹凸）
9、基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優缺點，特別是廣泛採用差分結構的原因。（未知）
10、給出一差分電路，告訴其輸出電壓Y 和Y-,求共模分量和差模分量。（未知）
11、畫差放的兩個輸入管。（凹凸）
12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。並畫出一個晶體管級的 運放電路。（仕蘭微電子）
13、用運算放大器組成一個10倍的放大器。（未知）
14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），並求輸出端某點 的rise/fall時間。(Infineon筆試試題)
15、電阻R和電容C串聯，輸入電壓爲R和C之間的電壓，輸出電壓分別爲C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何爲高通濾波器，何爲低通濾波器。當RC
18、說說靜態、動態時序模擬的優缺點。（威盛VIA 2003.11.06 上海筆試試題）
19、一個四級的Mux,其中第二級信號爲關鍵信號 如何改善timing。（威盛VIA2003.11.06 上海筆試試題）
20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什麼，還問給出輸入，使得輸出依賴於關鍵路徑。（未知）
21、邏輯方面數字電路的卡諾圖化簡，時序（同步異步差異），觸發器有幾種（區別，優點），全加器等等。（未知）
22、卡諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題）
23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?
26、爲什麼一個標準的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）
27、用mos管搭出一個二輸入與非門。（揚智電子筆試）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛筆試題circuit design-beijing-03.11.09）
29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。（Infineon筆試）
30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題）
31、用一個二選一mux和一個inv實現異或。（飛利浦－大唐筆試）
32、畫出Y=A*B C的cmos電路圖。（科廣試題）
33、用邏輯們和cmos電路實現ab cd。（飛利浦－大唐筆試）
34、畫出CMOS電路的晶體管級電路圖，實現Y=A*B C(D E)。（仕蘭微電子）
35、利用4選1實現F(x,y,z)=xz yz’。（未知）
36、給一個表達式f=xxxx xxxx xxxxx xxxx用最少數量的與非門實現（實際上就是化簡）。
37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據輸入波形畫出各點波形。（Infineon筆試）
38、爲了實現邏輯（A XOR B）OR （C AND D），請選用以下邏輯中的一種，並說明爲什麼？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用與非門等設計全加法器。（華爲）
40、給出兩個門電路讓你分析異同。（華爲）
41、用簡單電路實現，當A爲輸入時，輸出B波形爲…（仕蘭微電子）
42、A,B,C,D,E進行投票，多數服從少數，輸出是F（也就是如果A,B,C,D,E中1的個數比0 多，那麼F輸出爲1，否則F爲0），用與非門實現，輸入數目沒有限制。（未知）
43、用波形表示D觸發器的功能。（揚智電子筆試）
44、用傳輸門和倒向器搭一個邊沿觸發器。（揚智電子筆試）
45、用邏輯們畫出D觸發器。（威盛VIA 2003.11.06 上海筆試試題）
46、畫出DFF的結構圖,用verilog實現之。（威盛）
47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）
48、D觸發器和D鎖存器的區別。（新太硬件面試）
49、簡述latch和filp-flop的異同。（未知）
50、LATCH和DFF的概念和區別。（未知）
51、latch與register的區別,爲什麼現在多用register.行爲級描述中latch如何產生的。（南山之橋）
52、用D觸發器做個二分顰的電路.又問什麼是狀態圖。（華爲）
53、請畫出用D觸發器實現2倍分頻的邏輯電路？（漢王筆試）
54、怎樣用D觸發器、與或非門組成二分頻電路？（東信筆試）
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？
56、用filp-flop和logic-gate設計一個1位加法器，輸入carryin和current-stage，輸出carryout和next-stage. （未知）
57、用D觸發器做個4進制的計數。（華爲）
58、實現N位Johnson Counter,N=5。（南山之橋）
59、用你熟悉的設計方式設計一個可預置初值的7進制循環計數器，15進制的呢？（仕蘭微電子）
60、數字電路設計當然必問Verilog/VHDL，如設計計數器。（未知）